DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

8747878

Basic Patent (No,Kind,Date): JP 1136373 A2 890529 <No. of Patents: 001> MANUFACTURE OF THIN-FILM SEMICONDUCTOR DEVICE (English)

Patent Assignee: NIPPON TELEGRAPH & TELEPHONE

Author (Inventor): SERIKAWA TADASHI; OKAMOTO AKIO; SUYAMA SHIRO; SUYAMA

SHIRO

IPC: *H01L-029/78; H01L-021/225; H01L-027/12

CA Abstract No: 112(12)110086W Derwent WPI Acc No: C 89-197409 JAPIO Reference No: 130386E000158

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 1136373 A2 890529 JP 87295456 A 871124 (BASIC)

Priority Data (No,Kind,Date): JP 87295456 A 871124

RECEIVED

MAR 2 9 2004

OFFICE OF PETITIONS

DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

02838773

Image available

MANUFACTURE OF THIN-FILM SEMICONDUCTOR DEVICE

PUB. NO.:

01-136373 [JP 1136373 A]

PUBLISHED:

May 29, 1989 (19890529)

INVENTOR(s): SERIKAWA TADASHI

OKAMOTO AKIO

SUYAMA SHIRO

SUYAMA SHIRO

APPLICANT(s): NIPPON TELEGR & TELEPH CORP < NTT > [000422] (A Japanese

RECEIVED

MAR 2 9 2004

OFFICE OF PETITIONS

Company or Corporation), JP (Japan)

APPL. NO.:

62-295456 [JP 87295456]

FILED:

November 24, 1987 (19871124)

INTL CLASS:

[4] H01L-029/78; H01L-021/225; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

JOURNAL:

Section: E, Section No. 812, Vol. 13, No. 386, Pg. 158,

August 25, 1989 (19890825)

ABSTRACT

PURPOSE: To form a thin-film type semiconductor device having excellent low temperature with high yield by forming a source/drain electrodes, depositing a silicon film and executing annealing. CONSTITUTION: A semiconductor thin-film containing an impurity (phosphorus, arsenic or boron) in concentration of 1X10(sup 18)(1/cm(sup 3)) is deposited onto an insulating substrate 31, to which specified treatment is executed, as a first layer thin- film, and etched and processed. The semiconductor thin-film is changed into source/drain electrodes 32, 32'. An silicon film 33 is deposited, and annealed and treated. One part of the impurity contained in the semiconductor thin-films 32, 32' is diffused to the silicon film 33 through the annealing treatment, and the resistance of the source/drain electrodes is further lowered. A gate insulating film 34 and a gate electrode 35 are shaped, and lastly a wiring 36 is formed. Consequently, the silicon film in a channel region is not exposed directly to etching treatment. As a result, the surface of silicon is not roughened and contaminated, and the characteristics of the interface between a gate insulating film 23 and an silicon film 22 are improved. Accordingly, a thin-film type semiconductor device having high quality can be formed with excellent yield.

⑩ 公 開 特 許 公 報 (A) 平1-136373

(3) Int Cl.4

識別記号

庁内整理番号

每公開 平成1年(1989)5月29日

H 01 L 29/78 21/225 27/12 Y-7925-5F P-7738-5F

7514-5F 審査請求 未請求 発明の数 1 (全5頁)

②特 願 昭62-295456

❷出 願 昭62(1987)11月24日

砂発 明 者 芹 川 正 東京都千代田区内幸町1丁目1番6号 日本電信電話株式 会社内

⑫発 明 者 岡 本 章 雄 東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

②発明者 陶山 史朗 東京都千代田区内幸町1丁目1番6号 日本電信電話株式 会社内

⑫発 明 者 陶 山 史 朗 東京都千代田区内奉町1丁目1番6号 日本電信電話株式

会社内 ①出 願 人 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号

砂代 理 人 弁理士 高山 敏夫 外1名

明 細 名

1. 発明の名称

薄膜型半導体装置の製法

2. 特許請求の範囲

- (2) 第1の存旗として、焼、ヒ果、もしくは、 ポロンを、機度1×1 0^{18} ($1/cm^8$)以上含むシ リコン旗、もしくは、金属膜を用いることを特

敬とする特許請求の範囲第1項記載の薄膜型半 導体装置の製法。

- (3) 第1の薄膜として、燐、ヒ素、もしくは、 ポロンを、濃度1×10¹⁸(1/cm³)以上含むシ リコン膜と金属膜とを積層した薄膜であること を特徴とする特許請求の範囲第1項記載の薄膜 型半導体装置の製法。
- (4) アニール処理を、レーザ光照射法、赤外線照射法、もしくは電子線照射法によって行う ことを特徴とする特許請求の範囲第1項記載の 海膜型半導体装置の製法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、高性能な薄膜型半導体装置の製造方法に関する。

(従来の技術および発明が解決しようとする問題点) 薄膜型半導体装置は、近年、三次元 L81 の構成要素として、あるいは、平面ディスプレィ袋 置用として注目され、研究が盛んである。この 種の半導体装置の用途や特性については文献 (例えば、S.D.Malhi 等による論文: IEEE Trans. Electron Devices, ED-32 巻、1985 年の第258-281ページ)において詳細に記載されている。

この海膜型半導体装置は、絶縁性基板上に地 積した厚さ 0.01 µm ないし 2.0 µm の シリコン 膜を基体として構成されている。この薄膜型半 導体装置としては、現在、第2図,第3図の構 成のものが、最も広く用いられている。しかし、 いずれのものでも、その動作原理は同じである。

第2図、第3図に示すように、薄膜型半導体 装置の基本的構造は、絶縁性落板上11、21 にシリコン膜12、22を堆積し、その上にか 一ト絶縁膜13、23とか一ト電極14,24 が形成されたものとなっている。このような構 造において、かート電極14,24に電圧を印 加すると、シリコン膜12、22中、特に、シ リコン膜12、22とかート絶縁膜13、23 との界面近傍にキャリアが誘起される。このキャリアがソース電極15、25とドレイン電極 15,25との間を流れて、この半導体装置は 動作する。このように、薄膜型半導体装置の特性は、特に、ゲート絶縁膜13,23とシリコン薄膜12,22との界面の性質に敏感に依存する。

しかしながら、第2図,第3図に示した従来 法によるお腹型半導体装置では、製法ならびに 特性上、幾つかの問題がある。

問題がある。

一方、第3図に示した薄膜型半導体装置では、 新らたな問題が生じる。この原因は、その製作 工程の違いにある。第3図の半導体装置では、 シリコン膜22上全面に、まず、燐、ヒ素、あ るいは、ポロンを含む半導体薄膜を推積する。 その伎、通常のホトリソグラフィ技術とエッチ ング技術とにより、ソーズ/ドレイン電極25. 25'となる領域を残して、チャネル領域の部分 の上記半導体群膜をエッチング除去する。しか し、との方法では、シリコン膜22を残して、 不納物を含む半導体薄膜を完全に除去すること は非常に困難である。なぜならば、不純物を含 む半導体薄膜と、下層のシリコン膜 2 2 は、共 に、シリコンから成っているからである。もし、 との不純物を含む半導体薄膜の除去が不完全で、 多少でも残っていると、ソース電極とドレイン 電板とが短絡する。反対に、半導体薄膜の除去 を完全に行りために、エッチングを十分に行う とティネル領域の半導体存膜2.2が欠落してし まう.

本さらに、第3図に示した薄膜型半導体装置では、かート絶数膜23とシリコン膜22との界質とは、かート絶数膜23とシリコン膜22との界質となる。この理由は、不純物を含む半導体薄膜をエッテングする際に、で層のシリコン膜22の表面に、微細な凹凸が発生を推積する。 発生したり、あるいは、エッチング時に、シリフィ技術とエッチ コン膜の数面がエッチング液等により汚染されていると、あいるである。このように、界面特性が劣化すると、高品質の薄膜型半導体装置が得られなくが発去する。しか なったり、特性のパラマヤが大きくなる。

以上に述べたように、従来からの薄膜型半導体装置の製法には、多くの問題があり、このために、特性のすぐれた半導体装置を低温度で製作できなかったり、あるいは、その製造歩留まりが低下していた。

(発明の目的)

本発明の目的は、従来方法における問題点を 解決し、特性の優れた薄膜型半導体装置を、低 個度で、高歩留まりに製作する方法を提供する ことにある。

(問題点を解決するための手段)

しかして本発明の特徴は、薄膜型半導体装置 においてまず、ソース/ドレイン電値を形成し た後に、シリコン膜を堆積し、アニール処理を 施すことにある。

次に本発明の実施例について説明する。なか

シリコン膜が、直接エッチング処理に晒される ことはない。このために、シリコンの表面が荒 れたり、汚染されることもなく、ゲート絶録膜 23とシリコン膜22との界面の特性は、優れ たものとなり、従って、高品質の薄膜型半導体 装置を、歩留まり良く製造できる。

「第1図の工程(c)におけるアニール処理を、レーザ光照射法や、電子線照射法、もしくは、赤外線照射法等による短時間アニール法により行うと、落板31を低温度に保った状態で、絶縁性基板31上の薄膜32,3~。33を選択的にアニールできる。このために、高温度には耐たられないが、しかし、安価なガラス等の基板が使用できる。

第1図における第1階の寝腹の材質としては、 上述した不純物を含む半導体薄膜の外に、金属 膜を使用してもよい。例えば、モリプデンやチ メン等の金属膜を堆積し、エッチング加工する。 その後、シリコン膜を堆積し、アニール処理を 施すと、金属膜とシリコン膜との間で反応が起 実施例は一つの例であって、本発明の精神を逸 脱しない範囲で、種々の変更あるいは改良を行 いうることは云うまでもない。

第1図は、本発明の実施例を示す図に、第1 層の処理を加した絶録性基板31上になう)以上の の存験として、機度1×10¹⁸(1/cx³)以合し、機度1×10¹⁸(1/cx³)以合し、機度1×10¹⁸(1/cx³)以合し、機度1×10¹⁸(1/cx³)以合し、機度1×10¹⁸(1/cx³)以合し、 半導体存膜を増し、エッテングが電気32、32 となる(工程(s))。その後、厚さ0.01 μm ない しなる後に、インを増設し(工程(c))。 このアニール処理によって、半導体の近に、 このアニールのではよって、半導体の近近がかって、 32により、その後に、かっては、半導体の近近がかった。 では、ケート絶級膜34と配線36 を形成する(工程(d))。

第1図に示したように、本発明では、第3図 の従来からのものとは異なり、チャネル領域の

こり、金属間化合物から成るソース/ドレイン 電極が形成される。この方法には、ソース/ドレイン電極の比抵抗を、前述した不純物を含む 半導体複膜から成るものに比べて、著しく小さ くできる利点がある。

特閒平1-136373(4)

阻止される。さらに、金属間化合物となっているために、半導体薄膜を単層で使用する場合よりも、低い抵抗のソース/ドレイン電優となる。 これらの理由から、さらに高いキャリヤ実効移 動度を有する、優れた特性の薄膜型半導体装置 が得られる。

本発明における第1の薄膜の厚さは、0.01 μm ないし20 μm が適している。0.01 μm よりも薄くすると、この膜の上に堆積したシリコン膜への不純物の供給が十分に行われなくなったり、ストイキオメトリな金属間化合物がえられなくなる。一方、20 μm よりも厚くなると、この薄膜のエッチング加工が困難になったり、あるいは、その上に堆積するシリコン膜が、第1層の薄膜の端部で、不均一もしくは、断線する問題が発生する。

また、シリコン膜の最適な厚さも、0.01 Am ないし2.0 Am である。0.01 Am よりも薄くすると、均一な膜とはならず、平滑な、シリコン な2.2 とゲート絶縁膜2.3 との昇面が得られな

(;

()

い。一方、2.0 mmよりも厚くすると、不純物浸度が低いソース/ドレイン電便となったり、ストイキオメトリからずれた金属間化合物のものとなり、使れた特性の薄膜型半導体装置は得られない。

さらに、第1の複膜に含まれる不純物の濃度としては、1×10¹⁸(1/cm³)以上が必要である。これよりも小さい濃度では、ソース/ドレイン電極の抵抗を十分低くできないことは、文献(M.M.Mandurah 等の論文: Journal of Eletrochemical Society,1976年。第126巻、1019-1023ペーツ)に示されている。

(発明の効果)

以上説明したように、本発明によれば、高品質の薄膜型半導体装置が、低い温度で、歩留まり良く製造できる。従って、本発明には、三次元 LSI ヤ平面ディスプレィを低価格で製造できる利点がある。


4. 図面の簡単な説明

第1図は、本発明による薄膜型半導体装置の


發路 图 第1目加入等3目は徒奉内薄膜型半等体装置4一個6呆村稅的图页分

11,21,31…絶録性落板、12,22,33…シリコン膜、13,23,34…ゲート 絶録膜、14,24,35…ゲート電極、15, 15,25,25,32,32…ソース/ドレ イン電低、16,16,26,26,36, 36…配線。

出題人 日本電信電話株式会社 代理人 弁理士 高 山 敏 (股か1名)



鎮 2 121



第 3 図

